Верификация схемы
При создании сложных электрических схем практически трудно избежать ошибок при вводе всех объектов схемы. Поэтому всегда необходимо производить проверку схемы на наличие синтаксических ошибок («висячие» цепи и контакты компонентов, одноконтактные цепи и т. п.).
Проверку схемы выполняют по команде Utils/Erc (Electrical Rules Check — проверка правильности электрических соединений). Диалоговое окно команды представлено на рис. 3.29.
Кнопка Filename позволяет изменить предлагаемое имя файла (по умолчанию — имя схемы), в который занесен протокол проверок схемы. В области Design Rule Checks устанавливается перечень проверяемых параметров:
- Single Node Nets
- цепи, имеющие единственный узел;
- No Node Nets
— цепи, не имеющие узлов;
Рис. 3.29.
Окно команды контроля ошибок соединений
- Electrical Rules
— электрические ошибки соединений (соединяются два выхода компонента или
выходы подключены к общим цепям и т. д.);
- Unconnected Pins
— неподключенные выводы компонентов;
- Unconnected Wires
— неподключенные цепи;
- Bus/Net Rules —
подведенные к шине цепи, которые не подключены хотя бы один раз к другому
компоненту;
- Component Rules —
компоненты, наложенные на другие компоненты;
- Net Connectivity
Rules — неправильное подключение цепей «земли» и «питания»;
- Hierarchy Rules
— ошибки в иерархических структурах.
Рис. 3.30.
Установка значимости выявленных ошибок
На рис. 3.31 показаны выявленные ошибки (отмечены кружочком с крестом).
Рис. 3.31.
Выделенные ошибки при проверке схемы
Рис. 3.32.
Текстовая информация об одной выбранной ошибке
Forekc.ru
Рефераты, дипломы, курсовые, выпускные и квалификационные работы, диссертации, учебники, учебные пособия, лекции, методические пособия и рекомендации, программы и курсы обучения, публикации из профильных изданий